一、什么是SRAM
SRAM，全称Static Random Access Memory，即静态随机存取存储器，是一种重要的半导体存储器类型。与DRAM（动态随机存取存储器）不同，SRAM不需要定期刷新来保持数据，因为它使用了双稳态触发器来存储每个比特的信息，这种设计使得SRAM在数据保持方面更为稳定可靠，且访问速度远快于DRAM。
SRAM的主要特点是高速访问和低延迟，使其成为缓存（Cache）等需要快速数据存取场景的理想选择。然而，由于其制造工艺复杂且每个存储单元所占用的面积相对较大，导致SRAM的制造成本较高，存储容量也因此受到限制。尽管如此，在追求极致性能的应用中，如CPU和GPU的内部缓存，SRAM仍是不可或缺的组成部分。
二、SRAM分类
SRAM（Static Random Access Memory）即静态随机存取存储器，根据不同的特性和应用需求，SRAM可以进行多维度的分类。以下是一些主要的SRAM分类方式及其特点：
1、按端口数量分类
单端口SRAM：具有一个读端口和一个写端口，但同一时间只能进行读或写操作，不能同时进行。
双端口SRAM：具有两个独立的读写端口，可以同时进行读和写操作，适用于并行计算和高速数据通信等场景。
多端口SRAM：具有多个读写端口，能够支持多个并发访问和操作，进一步提升数据处理的效率。
2、按技术制程分类
CMOS SRAM：采用互补型金属氧化物半导体（CMOS）技术制造，具有低功耗、低噪音和高可靠性的特点，被广泛应用于各种电子设备中。
BiCMOS SRAM：结合了双极型和CMOS技术的优势，具有更高的操作速度和可靠性，适用于高频和高性能的应用。
SiGe SRAM：采用硅锗双材料制程，具有更高的晶体管迁移率和更好的抗射频干扰能力，广泛应用于无线通信和射频电路中。
一、主要分类
- 存储器
- RAM（随机存储器）
- SRAM（静态）
- SDR SRAM
- DDR SRAM
- QDR SRAM
- ZBT SRAM
- DRAM（动态）
- SDRAM
- DDR SDRAM
- DDR2 SDRAM
- DDR3 SDRAM
- DDR4 SDRAM
- SRAM（静态）
- EEPROM
- FLASH
- NOR Flash
- NAND Flash
- FLASH
- RAM（随机存储器）
二、Flash存储器介绍
1、存储技术分类
FLASH根据内部存储结构的不同，闪存可分为NOR闪存和NAND闪存两种。
| 对比维度 | NOR闪存 | NAND闪存 |
|---|---|---|
| 访问方式 | 像访问SDRAM一样，可根据数据/地址总线直接访问 | 只有8/16/32位总线，需将长地址分部分传入才能访问 |
| 最小读取单位 | 1 bit | 1 byte |
| 适用场景 | 存储容量小的场景，可运行程序（多用于程序代码存储） | 适用于大容量的场景，不可运行程序 |
| 擦写单位 | 按 bit 擦写 | 按 块/页 擦写 |
| 坏块情况 | 极少出现坏块，可靠性高 | 相对容易出现坏块 |
| 擦写次数 | 相对NAND较低 | 相对NOR较高 |
| 写入速率 | 相对低 | 相对高 |
| 读取速率 | 与NAND相差不大 | 与NOR相差不大 |
| 物理原理 | 热电子注入效应（高压沟道雪崩击穿注入电子流） | F-N隧道效应（P/N结半导体导电特性） |
Nand Flash相比其余的几种flash优势在于可擦写次数多，擦写速度快，但是在使用以及使用过程中会出现坏块因此需要做特殊处理才可以使用。其主要用于数据存储，大部分U盘都是Nand Flash。
Nand和Nor的使用寿命，块擦除的速度，数据存储的出错几率等，都有很大区别。
eMMC和UFS是目前移动设备（如手机、平板）中最主流的两大内置闪存标准。简单来说，它们同源（底层都使用NAND Flash颗粒），但不同道（接口协议和传输方式截然不同），并且UFS是eMMC的技术演进方向。
🔗 相同之处
| 维度 | 说明 |
|---|---|
| 存储介质 | 两者内部都使用 NAND Flash 作为存储数据的核心颗粒。 |
| 集成方案 | 都是将 NAND Flash颗粒 + 主控芯片 + 标准接口 封装在一起的集成化模块，设备厂商可以直接使用而无需处理复杂的NAND底层管理（如坏块管理、磨损均衡等）。 |
| 应用场景 | 都是嵌入式非易失性存储方案，主要焊在设备的电路板上，作为手机、平板、车载系统等的主存储。 |
| 核心目标 | 都用于在断电后持久保存操作系统、应用程序和用户数据。 |
PCB传输理论的核心概括（大白话版）：
简单来说，PCB上的导线不是普通的“电线”，当信号速度变快（比如高频或高速数字信号），导线就变成“传输线”，其行为更像水管里流动的水波。以下是关键点：
1. 传输线模型
-
信号像水波：高速信号在导线中传播时，会像水波一样向前“涌动”，而不是瞬间到达终点。
-
分布参数：导线本身有分布式的电阻（R）、电感（L）、电容（C）、电导（G），这些参数共同决定了信号传播的特性（类似水管的粗细和材质影响水流）。
2. 信号完整性
-
反射：如果导线末端阻抗不匹配（比如突然变细或未接负载），信号能量会像撞到墙一样反弹，导致波形畸变（如USB传输丢包）。
-
终端匹配：在末端加电阻或电路“吸收”能量，避免反射（类似水管末端装缓冲垫）。
1、引言
本文档中的设计建议适用于所有以太网 PHY PCB 设计， 包括使用德州仪器 (TI) 以太网 PHY 的设计。遵循这些指 导原则很重要， 例如， 可以减少辐射、确保元件正常运行、最大限度地降低噪声和泄漏以及提高信号质量等。本文档可作为器件和元件数据表的补充检查清单。
2、PHY 设计检查清单
下面列出了应对 PHY 设计审查的几个方面， 每个主题都列出了相关注意事项。在申请由其他工程师审查之前， 请按照下列主题进行通查。使用此检查清单指南， 您的意见、疑问和其他审查结果将会更快地获得解答。
⃞ DRC 错误检查
验证 DRC 规则是否准确， 并运行 DRC 错误检查。不应存在任何错误。如有 DRC 错误， 应更正后再继续。
⃞ 去耦电容
去耦电容应尽可能靠近 PHY 放置。通常建议最小的电容器最靠近 PHY 放置， 但请查看器件数据表， 确认此建议是否与特定于器件的建议一致。对于某些器件上的某些引脚， 数据表可能会建议将较大的电容器放置在更靠近PHY 的位置。
⃞ 时钟源
振荡器应尽可能靠近 PHY 放置。振荡器离 PHY 越远， 越有可能出现 PLL 噪声或超出规格范围。禁止用晶体驱动多个器件
⃞ RBIAS 电阻器 RBIAS 电阻器应靠近 PHY 放置。 （RBias电阻器的核心功能是设定芯片内部模拟电路所需的精确参考电流或偏置电压。决定了PHY内部许多关键模拟模块（如放大器、比较器等）的偏置条件。如果这个值不准，芯片内部的电流和电压状态就会偏离设计，可能导致功能异常，比如模拟环回（Analog Loopback）测试失败）
⃞ MDI 布线
每条 MDI 布线的总长度应小于 2000 mil(50.8mm)。对于 1G 传输， 匹配的布线长度应在 20 mil(0.508mm)以内， 对于 100M 或 10M 传输， 应在 50 mil(1.27mm)以内。 MDI 布线上的过孔和残桩数量应尽可能少。
典型阻抗应为 100 欧姆， 误差控制在 +/- 10% 以内。阻抗不匹配会降低吞吐量， 有时会严重到导致通信故障。不匹配会导致信号反射， 从而阻止最大功率在反射点的传输。 MDI 布线的阻抗可能需要调整， 以匹配电缆的阻抗。 使用电缆的数据表验证电缆阻抗。
假设 w 等于 MDI 布线的宽度， 位于同一层上的接地层应与 MDI 布线至少保持 3w 的距离。与 MDI 布线的优选距 离是 5w。设计在 MDI 布线和接地层之间采用这个距离可以防止不必要的容性阻抗。
