2026-08-13
硬件-电磁兼容
0

干扰EMI

Radiated Emissions 辐射发射
测试对象通讯转换桥(有线/无线),12V供电,B级设备(居住/家用环境)
测试标准EN 55032 (欧洲)、AS/NZS CISPR 32 (澳洲)、FCC Part 15 (美国),GB/T 9254.1-2021(中国)
测试要求1有线通信,10米,暗室,水平与垂直方向;
1)30MHz-1GHz,符合要求(Limit 30dB/37dB);
2)1G-6GHz,符合要求(Limit 70dB/74dB);
测试要求2有线通信,3米,暗室,水平与垂直方向;
1)30MHz-1GHz,符合要求(Limit 40dB/47dB);
2)1G-6GHz,符合要求(Limit 70dB/74dB);
交流电源端口的谐波电流发射量
测试对象定频冰箱<100W,AC90-240V,设备类型ClassA
测试标准IEC 61000-3-2
测试要求1测量时间2.5min。谐波要求:3次≤2.30 A,5次≤1.14 A,7次≤0.77 A,9次≤0.40 A,11次≤0.33 A,13次≤0.21 A,1539次≤0.15×(15/h) A。偶次谐波:2次≤1.08 A,4次≤0.43 A,6次≤0.30 A,840次≤0.23×(8/h) A
电压变化、电压波动和闪烁
测试对象定频冰箱<100W,AC90-240V,设备类型ClassA
测试标准IEC 61000-3-3
测试要求1设备 <100W,电压闪烁 10min Pst<1;电压闪烁 2H Plt < 0.65;电压变化期间 d (t) 值:超过 3.3% 的时间不大于 500ms;相对稳态电压变化 dc:不超过 3.3%;最大相对电压变化 dmax 4%;
Conducted Emissions 传导发射(CE)
测试对象定频冰箱<100W,AC90-240V,ClassB类
测试标准EN IEC 55014-1,GB 4343.1(中国)
测试要求1交流电源端口,0.15-30MHz;暗室,测量AC端口,制冷,BT,WIFI。
0.15 MHz ~ 0.50 MHz=>准峰值 66-56dBuv & 平均值 56-46dBuv
0.5 MHz ~ 5 MHz=>准峰值56dBuv & 平均值46dBuv
5 MHz ~ 30 MHz=>准峰值60dBuv & 平均值50dBuv
2026-08-13
硬件-模拟电路
0

ADC(Analog-to-Digital Converter,模数转换器)可以按工作原理分为几大类,每一类的速度–精度–功耗–成本取向完全不同。下面按“原理 → 特点 → 典型场合”来讲。


一、Flash ADC(快闪型 / 并行 ADC)

原理

  • 用 2ⁿ−1 个比较器同时比较输入电压
  • 每个比较器对应一个判决门限
  • 输出直接编码成数字量

特点

  • ✅ 速度最快(Gsps 级)
  • ❌ 分辨率低(一般 ≤ 8 bit)
  • ❌ 比较器多 → 面积大、功耗高

场合

  • 射频采样、示波器前端
  • 光通信接收端
  • 雷达/宽带数字化
2026-08-13
硬件-通讯电路
0

什么是RS485

RS485是半双工通信,半双工通信指的是通道在一个时刻只能处于接收或者是发送。RS485的特点是支持多节点传输、传输距离远、抗干扰能力强,RS485可以连接多个485设备,信号的速率可达到10Mbps。通过AB两线之间的压差来判断是逻辑电平1或者逻辑电平0,当AB间的电压差大于200mV时为高电平1,小于-200mV时为逻辑电平0。一般会在首末两端接120Ω电阻,其作用是进行阻抗匹配,消除信号反射。

根据RS-485标准,当接收器的输入阻抗为单位阻抗时(最小为12k),总线上最多可以接32个节点,485的差分负载最大为54Ω,此时差分输出电压最小为1.5V。

RS485硬件电路设计

RS485电路设计可以分为隔离型非隔离型,下图是非隔离型电路,B端接到GND下拉,A端通过上拉电阻为高电平,是为了保证A和B之间的压差大于200mV。DE和RE引脚是发送和接收使能,RE为低时,为接收使能;DE为高时,是发送使能。应用中一般是两者连接在一起,通过IO口(RS485_EN)控制,因为芯片要么是处于接收,要么处于发送,因此在发送数据的前,给RS485_EN信号为高电平,接收数据就给低电平。

RS485自动收发电路硬件设计

自动收发电路相比较普通的485电路,区别在于多一个晶体管控制485的使能引脚。R9限流电阻一般是4.7K,R8上拉电阻一般也是4.7K,使能引脚在晶体管没有导通时被上拉。

1、接收数据时: 接收数据引脚是芯片的第一引脚也就是网络标签RS485_RX,在接收数据过程中,RS485_TX引脚保持高电平,VGS为高电平,NPN三极管Q1就导通,RE和DE相连的引脚通过晶体管下拉到GND,此时接收使能,处于接收状态。

2、发送数据时: 发送数据引脚是RS485_TX,应该RS485_TX发送1,晶体管导通,RE和DE的电平为低,RS485收发芯片没有打开,由于常态下485为高电平,此时数据就是高;当 RS485_TX发送0时,晶体管不导通,此时485收发芯片的发送使能为高,DI由于一直被下拉到GND,所以发出去的数据为0。这样就实现了485的自动收发。

发送具体解析:

RS485_TX 发送1,VGS高电平,NPN三极管导通,使能引脚是低电平,发送失效,接收使能,处于接收状态。由于SP3485芯片的AB引脚是高阻状态,R4把A拉高,R5把B拉低,所以AB传输的是1。即RS485_TX发送1时,AB引脚发送1。 PS:这种电路,只时候9600以下的波特率使用。再高,容易出现通讯出错。

2026-08-13
硬件-电磁兼容
0

  随着时代的发展,越来越多的电子、电气设备或系统产品都需要进行检验检测,其中EMC测试是必备的检验检测指标之一。但EMC测试项目费用较贵,EMC实验室造价昂贵,绝大部分测量设备又需要采用进口设备,导致很少检验检测机构有能力建造EMC实验室。产品的EMC性能是设计阶段赋予的,一般电子产品设计时如果不考虑EMC因素,就会很容易导致EMC测试失败,以致不能通过相关EMC法规的测试或认证。例如,产品设计研发工程师们根据需求,设计出效果良好的滤波电路,置入产品I/O(输入/输出)接口的前级,可使因传导而进入系统的干扰噪声消除在电路系统的入口处;设计出隔离电路(如变压器隔离和光电隔离等)解决通过电源线、信号线和地线进入电路的传导干扰,同时阻止因公共阻抗、长线传输而引起的干扰;设计出能量吸收回路,从而减少电路、器件吸收的噪声能量;通过选择元器件和合理安排的电路系统,使干扰的影响减少。

EMC技能:整改小技巧

传导发射(CE)整改-0.15-30MHz

  • 1、150kHz-1MHz,以差模为主,1MHz-5MHz,差模和共模共同起作用,5MHz 以后基本上是共模。差模干扰的分容性藕合和感性藕合。一般1MHz以上的干扰是共模,低频段是差摸干扰。用一个电阻串个电容后再并到Y电容的引脚上,用示波器测电阻两引脚的电压可以估测共模干扰。
  • 2、保险过后加差模电感或电阻。
  • 3、小功率电源可采用PI型滤波器处理(建议靠近变压器的电解电容可选用较大些)。
  • 4、前端的π型EMI零件中差模电感只负责低频EMI,体积别选太大(DR8太大,能用电阻型式或DR6更好)否则幅射不好过,必要时可串磁珠,因为高频会直接飞到前端不会跟着线走。5、传导冷机时在0.15MHz-1MHz超标,热机时就有7dB余量。主要原因是初级BULk电容DF值过大造成的,冷机时ESR比较大,热机时ESR比较小,开关电流在ESR上形成开关电压,它会压在一个电流LN线间流动,这就是差模干扰。解决办法是用ESR低的电解电容或者在两个电解电容之间加一个差模电感。
  • 6、测试150kHz总超标的解决方案:加大X电容看一下能不能下来,如果下来了说明是差模干扰。如果没有太大作用那么是共模干扰,或者把电源线在一个大磁环上绕几圈, 下来了说明是共模干扰。如果干扰曲线后面很好,就减小Y电容,看一下布板是否有问题,或者就在前面加磁环。
  • 7、可以加大PFC输入部分的单绕组电感的电感量。
  • 8、PWM线路中的元件将主频调到60kHz左右。
  • 9、用一块铜皮紧贴在变压器磁芯上。
  • 10、共模电感的两边感量不对称,有一边匝数少一匝也可引起传导150kHz-3MHz超标。
2026-08-13
硬件-通讯电路
0

  以太网 PHY(物理层收发器)直连,通常指两块 PHY 芯片之间不经过变压器(Magnetics)/RJ45 带变压器接口,而是通过电容耦合或直接差分连接把 TX/RX 差分对连起来,有时也叫 **“电容隔离直连”**​ 或 “背靠背 PHY”。

一、PHY 直连的好处

1. 省掉网络变压器和 RJ45

  • 不需要 Pulse Transformer / LAN Magnetics
  • 不需要带变压器的 RJ45 插座
  • PCB 面积、BOM 成本、高度显著下降

在板内或同机箱内通信时,变压器原本的“长距离抗共模/防雷”作用并不必要。

2. 信号路径更短,性能更好

  • 减少插入损耗、回波损耗
  • 眼图更干净
  • 更容易跑 1000BASE-T、2.5G/5G/10GBASE-KR​ 等高速率

3. 延迟更低

  • 无磁性元件相位影响
  • 适合低延迟板内互联

二、典型应用场合

1. 同一 PCB 上两颗芯片互连

  • SoC ↔ Switch ASIC
  • FPGA ↔ PHY ↔ 另一 FPGA
  • 主板 ↔ 子卡(通过背板)

例:

工业主控板内部,CPU 的 RGMII → PHY →(直连)→ PHY → MCU

2. 机箱内背板以太网(Backplane Ethernet)

  • 交换机线卡 ↔ 交换矩阵
  • 通信设备的 1000BASE-KX / 10GBASE-KX4
  • ATCA / MicroTCA 架构

标准本身就定义:

  • 1000BASE-KX
  • 10GBASE-KR

→ 就是为“背板直连 PHY”准备的

3. 高速互联替代并行总线

  • 用 2.5G/10G 以太网代替 PCIe 之外的另一种低复杂度互联
  • 模块间固定配对,不插拔

4. 成本敏感设备

  • 路由器/网关内部 WAN-LAN 桥接(同板)
  • 测试仪器内部数据通道